EUROPEAN PATENT OFFICE

Patent Abstracts of Japan

PUBLICATION NUMBER : 07078815 PUBLICATION DATE : 20-03-95

APPLICATION DATE : 30-06-93 APPLICATION NUMBER : 05160826


APPLICANT: KAWASAKI STEEL CORP;


INVENTOR: MIYAMOTO IKUO;


INT.CL. : H01L 21/3205 H01L 21/28 H01L 21/285

TITLE : SEMICONDUCTOR DEVICE AND ITS

MANUFACTURE







ABSTRACT: PURPOSE: To provide a semiconductor device and its manufacturing method wherein the coverage of a step-difference in a fine device is sufficiently ensured, the wiring formation process can be simplified, and low resistance wiring of high reliability is formed.

CONSTITUTION: By an ion implantion method, W ions are implanted in the bottom part 14a of a wiring trench 14. This ion implantation is performed by using resist 16 as a mask which resist has been stuck at the time of forming the wiring trench 14. As the result, a layer containing W is formed in the bottom part 14a of the wiring trench 14.

COPYRIGHT: (C)1995,JPO

JP 7-78815 303.664us1

1/9/1
DIALOG(R)File 347:JAPIO
(c) 2001 JPO & JAPIO. All rts. reserv.
04786215 **Image available**

SEMICONDUCTOR DEVICE AND ITS MANUFACTURE

PUB. NO.: 07-078815 JP 7078815 A]
PUBLISHED: March 20, 1995 (19950320)

INVENTOR(s): MIYAMOTO IKUO

APPLICANT(s): KAWASAKI STEEL CORP [000125] (A Japanese Company or

Corporation), JP (Japan)

APPL. NO.: 05-160826 [JP 93160826] FILED: June 30, 1993 (19930630)

INTL CLASS: [6] H01L-021/3205; H01L-021/28; H01L-021/285

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD:R100 (ELECTRONIC MATERIALS -- Ion Implantation)

ABSTRACT

PURPOSE: To provide a semiconductor device and its manufacturing method wherein the coverage of a step-difference in a fine device is sufficiently ensured, the wiring formation process can be simplified, and low resistance wiring of high reliability is formed.

CONSTITUTION: By an ion implantion method, W ions are implanted in the bottom part 14a of a wiring trench 14. This ion implantation is performed by using resist 16 as a mask which resist has been stuck at the time of forming the wiring trench 14. As the result, a layer containing W is formed in the bottom part 14a of the wiring trench 14.

(19)日本国特許庁 (J P)

(12) 公開特許公報(A)

(11)特許出頭公開番号

特開平7-78815

(43)公開日 平成7年(1995)3月20日

技術表示質所

21/28 3 0 1 R 7376-4M 21/285 C 7376-4M

審査請求 未請求 請求項の数2 OL (全 4 頁)

(21)山瀬番号 特菓平5-160626 (71)出職人 000001258

(72)発明者 宮本 都生 東京都千代田区内奉町2丁目2番3号 川 崎製鉄株式会社東京本社内


(74)代理人 弁理士 小衫 佳男 (外2名)


(54) 【発明の名称】 半導体装置及びその製造方法


(57)【夏約】

【日的】微細デバイスの段差部における被優性を充分確 収し、しかも、配線形成工程の単純化が連成できると共 に低抵抗では無性の高い配線を有する半導体装置及びそ の製造方法を提供する。

【構成】イオン注入法により配線清14の底部14aに Wイオンを打ち込む。このイオン注人は、配線清14を 形成した時に生布したレジスト16をそのままマスクに して行う。この結果、配線清14の底部14aにWを含 んだ層が形成される。







【請求項1】 半導体基板に形成された、配線溝及びコンタクト孔を有する絶縁膜と、

前記記録講の底部に形成された、CuもしくはCu合金を選択成長させるための種金属を含む暮と。

前定配線消及び前記コンタクト孔に形成されたC u 系配線とを備えたことを特徴とする半導体装置。

【 お求項 2 】 半導体基板に絶縁膜を形成する工程と、 該絶縁膜に配線溝及びコンタクト孔を形成する I 程と、 前記配線溝の底部に、C u もしくはC u 合金を選択成長 10 させるための種金属を含む層を形成する工程と、

前起コンタクト孔及び前記機会属を含む層が形成された 前記配線溝に、CuもしくはCu合金を選択成長させる ことによりCu配線を形成する工程とを含むことを特徴 とする半導体装履の製造が洗。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、CuやCu合金を配線 材料として用いたCu系配線が形成された半導体装置及 びその気動方法に関する。

[0002]

【従来の技術】A 1 やA 1合金は、加工の容易さ、電気抵抗、及びシリコン基板との接触抵抗等の点から配線材料として有利であることが知られている。このため、従来から、半導体装置の配線材料としては、A 1 やA 1合金が一般的に用いられている。しかし、半導体条子が更に集核化されてくると、A 1 やA 1合金を配線材料として用いたA 1 系配線の抵抗よりもさらに低抵抗の配線が要求される。また、A 1 系配線は配線販面積が小さくなると、エレクトロマイグレーション、ストレスマイグレーションにより断線を生じやすい等の信頼性上の問題があり、このためこれらマイグレーションに対して耐性の依い配線が要求される。

【0003】そこで、低抵抗の配線として、Cu系配線の利用が検討されている。また、このCu系配線はA1 系配線に土べ耐エレクトロマイグレーション性、耐ストレスマイグレーション性に優れており、高いは頻性が期待される。また、従来から、配線の形成には、PVD法(物理的気組成長法)の一つであるスパッタリング法や基準法等が用いられている。しかし、デバイスの機線化が進むにつれ、コンタクト礼のアスペクト比も増大しており、PVD法ではこのようなアスペクト比の人きいコンタクト礼内を十分な段差被優性をもって成膜することが困難である。この結果、アスペクト比の人さいコンタクト孔内あるいは段差部では、断線が発生する可能性が高い。

【〇004】そこで、CVD法を用いたコンタクト孔標 め込み方法が検討され、導電材料としてタングステンを 用いた、WCVD法によるコンタクト孔準め込み技術が 一部実用化されてきている。 [0005]

【発明が解決しようとする課題】しかしながら、コンタクト孔の埋め込みだけをCVD法により形成することは、プロセスの複雑化・冗及化につながりコストアップが生じるという問題がある。また、配線抵抗を下げ、かつ、耐エレクトロマイグレーション性、耐ストレスマイグレーション性に優れた配線を形成するために、CuやCu合金を配線材料として用いると、Cu系配線は加工が困難であるため、実用化の障壁となるという問題がある。

【0006】本発明は、上記事情に鑑み、微欄デバイスの改送部における被仮性を充分確保し、しかも、配線形成工程の単純化が連成できると共に低低抗で信頼性の高い配線を有する半導体装置及びその製造方法を提供することを目的とする。

[0007]

【疎隠を解決するための手段】上記目的を達成するため の本発明の半導体装置は、

- (1) 半導体基板に形成された、配線溝及びコンタクト 20 孔を有する絶縁模
 - (2) 紀線清の底部に形成された、CuもしくはCu合金を選択成長させるための種金属を含む層
 - (3)紀線溝及びコンタクト孔に形成されたCu系紀線 を確えたことを特徴とするものである。
 - 【0008】また、本発明の半導体装置の製造方法は、
 - (4) 半導体基板に絶縁膜を形成する工程
 - (5) 絶縁線に配験消及びコンタクト孔を形成する工程
 - (6) 配線溝の底部に、CuもしくはCu合金を選択成 長させるための租金図を含む層を形成する工程
 - (7) コンタクト孔及び福金属を含む層が形成された前 記配幹講に、CuもしくはCu合金を選択成長させるこ とによりCu系配線を形成する工程を含むことを特徴と するものである。

【0009】ここで、上記の種金属として、W、Mo、Cu、Al等の選移金属や金属性の強い典型元素を用いることが好ましい。また、配装簿の底部に種金属を含む層を形成する方法としては、イオン注入法により上配種金属を打ち込む方法、WF。等のガスを利用した表面処理法、またはウェット処理による表面処理法などがあり、いずれの方法でも配金調の底部に電子が密な状態をつくることにより種金属を含む層とすることができる。

[0010]

【作用】本免明の半導体装置ではCu系配線にしたため、AI系配線に比べ低低抗でしかも耐エレクトロマイグレーション性、耐ストレスマイグレーション性に優れる。また、配線を関む絶縁模が、配線上部を除いて配線形成前に形成されているため、配線後に絶縁模を形成する方法に比べ絶縁膜から受ける応力が小さくなり、半導体装置の包領性を向上させることができる。

50 【0011】また、本発明の半導体装置の製造方法によ

れば、コンタクトれと配線書にCuやCu合金を選択成長させてCu系配線を形成するため、段差被極性のよい配線が形成でき、段差略における局所的な電流密度の上界などによる配線は特性の低下を防止できる。また、予め配線溝を形成し、この配線溝の底部に、CuやCu合金の成長核になる種金属を含む層を形成することによれ、配線溝にCuやCu合金を選択成長させてCu系配線を形成する。このため、Cuの困難な配線加工を行う必要がなく、ばらつきが小さい安定な線幅を有する配線を形成することができる。

[0012]

【実施例】以下、図面を参照して本発明の半導体装置及びその製造方法の一実施例を説明する。図1は、半導体装置の製造方法を示す部分新面図である。先ず、図1(a)に示されるように、関知の方法で半導体基板10にに絶縁膜とする510。 関12を形成し、コンタクトル(図示せず)を形成する。その後、周知の写真食類法により配線線14を形成する。この配線線の深さは、設計による配線所14を形成する。この配線線の深さは、設計による配線所と同等にし、3000~6000人程度の深されまる。

[0013] 次に、図1(b)に示されるように、イオ ン注入法により配理簿14の底部14aにW(タングス テン)イオンを打ち込む。このイオン注入は、配辞簿1 4を形成した時に塗布したレジスト16をそのままマス クミして行う。この結果、配線溝14の底部14aにW を含んだ層が形成される。次に、半導体基板10を、反 応炉内温度が200~350℃のCVD装置(図示せ ず)に挿入し、このCVD装置内に、原料ガスとしてC u (I! f a) 2-ヘキサフロルアセチルアセトネイト網 及びH: ガスを導入、20~80mmTorrにし、2 30 ~4分間の処理を行う。これにより、図1 (c) に示さ れるように、3000~6000A程度のCu刷18が 配線滑14に選択的に形成される。この工程では、図1 (5) に示される『程において記録簿14の底部14a に打ち込まれたWがC u の成長核として働くため、配線 講し4にCuが選択的に成長する。また、コンタクト孔 ・(図示せず) の底部は、Cu紀線か半導体等板10が露 出しているため、Wを注入しなくても、Cuが選択的に 成長する。

[0014]以上の工程後、絶縁観を形成し、さらに図1に示される工程を繰り返すことにより、多層配線構造を有する半導体装置を形成することができる。上記の方法で製造された半導体装置は、従来のA1系配線の半導体装置に比べ配線抵抗を30~40%下げることができる。例えば純A1で配線を形成した場合の抵抗3.3μQcmに対し、純Cuで配線を形成すると抵抗2.6μQcmとなる。さらに、配線個0.8μm、配線原み0.6μm、電缆治度5×10°A/cm²の条件で券命試験をすると、A1合金(A1-0.5wt%Cu)で形成されたA1配線に比べ表10倍~100倍配線券命が向上する。また、網の加工工程を伴わないため、ばらつきの小さい均一な配線程を得ることができる。

[0015] 本実施例では、図1(b)に示す工程で、 網の成長核として、Wを用いたが、Mo、Cu、A1等 の通移金属及び金属性の強い負型元素を用いてもよい。 また、イオン注入により金属を打ち込んだが、イオン注 入法のみならず甲F、等のガスを利用した表面処理法、 ウェット処理による表面処理等により表面状態を変える ことによる方法を用いてもよい。

[0016]

【発明の効果】以上説明したように本発明によれば、配 線講の底部に積金属を含む層を形成することにより、コ ンタクト孔だけではなく配線全部を、CuもしくはCu 合金を選択成長させて形成したため、Cuの配線加工の 問題を排除し高倍制性の低抵抗Cu系配線を得ることが でき、しかも微調デバイスの改差部における被覆性を充 分達保できる。


「図画の簡単な説明」


7 【図1】本発明の一実施例の半導体装置の製造方法を示す部分断面図である。


[符号の説明]

- 10 半導体基板
- 12 S1O: 模
- 14 配給湯
- 14a 送部
- 16 レジスト
- 18 Cu腰

[茂1]







-168-